

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平6-284453

(43)公開日 平成6年(1994)10月7日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
H 0 4 Q 3/52	1 0 1 Z	9076-5K		
H 0 4 L 12/48				
H 0 4 Q 11/04				
		8732-5K	H 0 4 L 11/ 20	Z
		9076-5K	H 0 4 Q 11/ 04	R
			審査請求 有	請求項の数4 O L (全 4 頁)

(21)出願番号 特願平5-68668

(22)出願日 平成5年(1993)3月26日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(71)出願人 000232254

日本電気通信システム株式会社

東京都港区三田1丁目4番28号

(72)発明者 横浜 宏紀

東京都港区芝五丁目7番1号 日本電気株式会社内

(72)発明者 菅野 剛

東京都港区三田1丁目4番28号 日本電気通信システム株式会社内

(74)代理人 弁理士 井出 直孝


(54)【発明の名称】 ATMセルスイッチ

(57)【要約】

【目的】 ATM通信の交換装置において、ハードウェア規模を抑えてセル損失を低減させる。

【構成】 廃棄されるセルを一時退避させる共通バッファを設ける。出力バッファに空きが発生次第に共通バッファのセルをその出力バッファに読出す。

【効果】 バッファの利用効率が向上する。



【特許請求の範囲】

【請求項1】 ATM通信回線のセルが到来する入力ポートと、この入力ポート毎にそれぞれ設けられ入力するセルを一時蓄積する入力バッファと、宛先毎にセルを転送する手段と、出力ポート毎にそれぞれ設けられATM通信回線に出力されるセルを一時蓄積する出力バッファとを備えたATMセルスイッチにおいて、セル蓄積容量が満たされた出力バッファに対してさらに前記入力バッファから送出される余剰セルを一時退避させる共通バッファを備えたことを特徴とするATMセルスイッチ。

【請求項2】 前記宛先毎にセルを転送する手段は、複数の入力バッファおよび複数の出力バッファが共通に接続された多重バスである請求項1記載のATMセルスイッチ。

【請求項3】 前記共通バッファは到来順に書込み、制御にしたがって到来順にかかわらず読出されるメモリ手段である請求項1記載のATMセルスイッチ。

【請求項4】 前記共通バッファに一時蓄積された前記余剰セルのヘッダ情報によりこの余剰セルの管理を行う手段を備えた請求項1記載のATMセルスイッチ。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、デジタル通信交換装置に利用する。特に、ATM（非同期転送モード）交換装置の小型化技術に関する。

【0002】

【従来の技術】従来のATMセルスイッチを図4を参照して説明する。図4は従来例装置のブロック構成図である。入力バッファ11₁～11_nは、入力ポートI₁～I_nから入力されるセルを一時蓄積する。多重バス12は、入力ポートI₁～I_nから出力されたセルを宛先毎に出力バッファ13₁～13_nに転送する。出力バッファ13₁～13_nは、出力ポートP₁～P_nから出力されるセルを一時蓄積する。これらの動作は制御部15により制御されている。

【0003】入力バッファ11₁～11_nにセルが入力されるとそのヘッダ情報からセルの宛先情報が抽出されて信号線16₁～16_nを介して制御部15に伝達される。制御部15は、入力バッファ11₁～11_nに蓄積されたセルの宛先を認識し、信号線17₁～17_nを介して読出信号を入力バッファ11₁～11_nに伝達する。この読出信号が伝達された入力バッファ11₁～11_nは、この読出信号にしたがって順次セルを読出す。読出されたセルの宛先に対応する出力バッファ13₁～13_nは、信号線18₁～18_nを介して制御部15から伝達された書込信号により多重バス12から転送されたセルを書込む。複数の入力ポートI₁～I_nから一つの出力ポートP₁、P₂、…、P_nにセルの転送が集中するときや出力ポートP₁～P_nの出力先のATM通信

回線が停止状態のときなどは、出力バッファ13₁～13_nにセルを蓄積させて出力を待つ。

【0004】ただし、セル蓄積容量が満たされた出力バッファ13₁～13_nは、その状態を信号線19₁～19_nを介して制御部15に通知する。これを受けて制御部15では、セル蓄積容量を満たされた出力バッファ13₁～13_nに対し、さらにセルの読出しがあったときは入力バッファ11₁～11_nからセルを読出しても出力バッファ13₁～13_nに書込むことをやめてそのセルを廃棄する。この明細書では、このように出力バッファ13₁～13_nのセル蓄積容量に空きがないにも係わらず入力バッファ11₁～11_nから読出されるセルを余剰セルという。

【0005】

【発明が解決しようとする課題】このような従来例装置においてセル廃棄を防ぐためには、出力ポートに対応した出力バッファの容量を大きくする他に対策はない。

【0006】しかし、長い期間に対して一時的に蓄積セル数が特定の出力ポートに集中する場合でもそのセル数に見合ったバッファ容量を常に準備する必要があり、ハードウェア構成が大きくなってしまう。また、バッファの利用効率も悪い。

【0007】本発明は、このような背景に行われたものであり、ハードウェア構成を小規模に抑えつつセル損失の少ないATMセルスイッチ方式を提供することを目的とする。

【0008】

【課題を解決するための手段】本発明は、ATM通信回線のセルが到来する入力ポートと、この入力ポート毎にそれぞれ設けられ入力するセルを一時蓄積する入力バッファと、宛先毎にセルを転送する手段と、出力ポート毎にそれぞれ設けられATM通信回線に出力されるセルを一時蓄積する出力バッファとを備えたATMセルスイッチである。

【0009】ここで、本発明の特徴とするところは、セル蓄積容量が満たされた出力バッファに対してさらに前記入力バッファから送出される余剰セルを一時退避させる共通バッファを備えたところにある。

【0010】前記宛先毎にセルを転送する手段は、複数の入力バッファおよび複数の出力バッファが共通に接続された多重バスであることが望ましい。

【0011】前記共通バッファは到来順に書込み、制御にしたがって到来順にかかわらず読出されるメモリ手段であることが望ましい。

【0012】前記共通バッファに一時蓄積された前記余剰セルのヘッダ情報によりこの余剰セルの管理を行う手段を備えることが望ましい。

【0013】

【作用】セル蓄積容量が満たされた出力バッファに対して入力バッファから送出された余剰セルを共通バッファ

3

に一時蓄積する。この出力バッファに空きが発生したときは、共通バッファに蓄積されたこの出力バッファ宛のセルを優先的に共通バッファから読出して出力バッファに転送する。すなわち、行き先のないセルを一時退避させることによりセル損失を低減させている。共通バッファのメモリは、書込みはセルの到着順にしたがって行われるが、読出されるときは書込順序によらずランダムに読出される。

【0014】これにより、冗長なバッファ容量を必要とせず、ハードウェア構成を小規模に抑えてかつセル損失の少ないATMセルスイッチが実現できる。

【0015】

【実施例】本発明実施例の構成を図1を参照して説明する。図1は本発明実施例装置のブロック構成図である。

【0016】本発明は、ATM通信回線のセルが到来する入力ポート $I_1 \sim I_n$ と、この入力ポート $I_1 \sim I_n$ 毎にそれぞれ設けられ入力されたセルを一時蓄積する入力バッファ $11_1 \sim 11_n$ と、宛先毎にセルを転送する多重バス12と、出力ポート $P_1 \sim P_n$ 毎にそれぞれ設けられATM通信回線に出力されるセルを一時蓄積する出力バッファ $13_1 \sim 13_n$ とを備えたATMセルスイッチである。

【0017】ここで、本発明の特徴とするところは、セル蓄積容量が満たされた出力バッファ $13_1 \sim 13_n$ に対してさらに入力バッファ $11_1 \sim 11_n$ から送出される余剰セルを一時退避させる共通バッファ14を備えたところにある。

【0018】次に、図2を参照して共通バッファ14の構成を説明する。図2は共通バッファ14のブロック構成図である。共通バッファ14のメモリ4は、書込みはセルの到着順にしたがって行われるが、読出されるときは書込順序によらずランダムに読出される構成である。信号線 17_{n+1} を介して制御部15から読出信号が伝達される。また、信号線 18_{n+1} を介して制御部15から書込信号が伝達される。

【0019】次に、図3を参照して本発明実施例装置の動作を説明する。図3は制御部15の動作を示すフローチャートである。特定の出力バッファ 13_1 、 13_2 、…、 13_n のセル蓄積容量が満たされると、制御部15はその出力バッファ 13_1 、 13_2 、…、 13_n に対してさらに送出される余剰セルを共通バッファ14に転送し、ヘッダのリストを作成する(S1)。共通バッファ14は信号線 18_{n+1} を介して伝達される書込信号によりこのセルをメモリ4に書込む。

【0020】制御部15は、共通バッファ14に格納した余剰セルに関し、どの入力ポート $I_1 \sim I_n$ からどの順序で書込まれたかを管理し、特定の入力ポート $I_1 \sim$

4

I_n と特定の出力ポート $P_1 \sim P_n$ とに関するセルの順番を変えないように共通バッファ14から出力バッファ $13_1 \sim 13_n$ へのセル転送を行う。この転送制御は、信号線 17_{n+1} を介して制御部15から伝達される読出信号により行われる。

【0021】制御部15は、出力バッファ $13_1 \sim 13_n$ の空きが発生状態を監視する(S2)。出力バッファ $13_1 \sim 13_n$ に空き容量が発生したときには、その出力バッファ $13_1 \sim 13_n$ 宛の余剰セルが共通バッファ14に蓄積されているか否かをリストから検索し(S3)、蓄積されていればその余剰セルをその書込順序に関係なく優先的に読出す(S4)。読出した余剰セルのヘッダ情報をヘッダのリストから削除してヘッダのリストを作り直す(S5)。

【0022】共通バッファ14の書込読出制御回路2は、入力バッファ $11_1 \sim 11_n$ の読出信号および出力バッファ $13_1 \sim 13_n$ の書込信号を制御部15から信号線 17_{n+1} および 18_{n+1} を介して入力する。信号線 18_{n+1} より入力される書込信号により入力バッファ $11_1 \sim 11_n$ から読出された余剰セルを共通バッファ14に書込む。信号線 17_{n+1} より入力される読出信号により空き容量が発生した出力バッファ $13_1 \sim 13_n$ に対して余剰セルを読出す。読出しは、書込順序にかかわらずランダムに行われる。

【0023】

【発明の効果】以上説明したように、本発明によればハードウェア構成を小規模に抑えてセル損失の少ないATMセルスイッチが実現できる。バッファの利用効率が向上する。

【図面の簡単な説明】

【図1】本発明実施例装置のブロック構成図。

【図2】共通バッファのブロック構成図。

【図3】制御部の動作を示すフローチャート。

【図4】従来例装置のブロック構成図。

【符号の説明】

2 書込読出制御回路

4 メモリ

$11_1 \sim 11_n$ 入力バッファ

12 多重バス

$13_1 \sim 13_n$ 出力バッファ

14 共通バッファ


15 制御部

$16_1 \sim 16_n$ 、 $17_1 \sim 17_n$ 、 $18_1 \sim 18_n$ 、 $19_1 \sim 19_n$ 信号線


$I_1 \sim I_n$ 入力ポート

$P_1 \sim P_n$ 出力ポート


【図1】




【図2】



【図4】



【図3】



PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-284453

(43)Date of publication of application : 07.10.1994

(51)Int.Cl. H04Q 3/52
H04L 12/48
H04Q 11/04


(21)Application number : 05-068668 (71)Applicant : NEC CORP
NEC COMMUN SYST LTD
(22)Date of filing : 26.03.1993 (72)Inventor : YOKOHAMA HIROKI
SUGANO TAKESHI

(54) ATM CELL SWITCH

(57)Abstract:

PURPOSE: To suppress the scale of a hardware constitution, and to reduce cell loss by providing a common buffer in which surplus cells further transmitted from input buffers to output buffers whose cell storage capacities are fulfilled are temporarily saved.

CONSTITUTION: When the cell storage capacities of specific output buffers 131-13n are fulfilled, a control part 15 transfers the surplus cells further transmitted to the buffers 131-13n, to a common buffer 14, and prepares the list of a header. The buffer 14 writes the cells in a memory 4 according to a writing signal transmitted through a signal line 18n+1. The control part 15 monitors the empty states of the buffers 131-13n. When the empty capacities are generated at the buffers 131-13n the control part 15 retrieves whether or not the surplus cells to the buffers 131-13n are stored in the buffer 14, and when they are stored in the buffer 14, the control part 15 reads the surplus cells from the buffer 14 to the buffers 131-13n. The reading of the surplus cells is operated at random regardless of a writing sequence.



LEGAL STATUS

*** NOTICES ***

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention is used for a digital-communication swap device. Especially, it is related with the miniaturization technology of an ATM (Asynchronous Transfer Mode) swap device.

[0002]

[Description of the Prior Art] The conventional ATM cel switch is explained with reference to drawing 4. Drawing 4 is the block diagram of conventional example equipment. 111-11m of input buffers Input port I1 -Im from -- the cel inputted is accumulated temporarily. the multiplex bus 12 -- input port I1 -Im from -- the outputted cel -- 131-13n of every destination output buffers It transmits. 131-13n of output buffers Output port P1 -Pn from -- the cel outputted is accumulated temporarily. These actuation is controlled by the control section 15.

[0003] 111-11m of input buffers If a cel is inputted, the destination information on a cel will be extracted from the header information, and it is 161-16m of signal lines. It minds and is transmitted to a control section 15. A control section 15 is 111-11m of input buffers. The destination of the accumulated cel is recognized and it is 171-17m of signal lines. It minds and is 111-11m of input buffers about a read-out signal. It transmits. 111-11m of input buffers which this read-out signal was delivered According to this read-out signal, a cel is read one by one. 131-13n of output buffers corresponding to the destination of the read cel 181-18n of signal lines The cel transmitted from the multiplex bus 12 by the write-in signal which minded and was transmitted from the control section 15 is written in. two or more input port I1 -Im(s) from -- one output port P1, and P2, --, Pn The time of a transfer of a cel concentrating, and output port P1 -Pn the time of the ATM communication line of an output destination change being a idle state etc. -- 131-13n of output buffers A cel is stored up and it waits for an output.

[0004] 131-13n of however, output buffers with which cel storage capacitance was filled It is 191-19n of signal lines about the condition. It minds and notifies to a control section 15. 131-13n of output buffers which had cel storage capacitance filled with a control section 15 in response the time of receiving and there being read-out of a cel further -- 111-11m of input buffers from -- even if it reads a cel -- 131-13n of output buffers It stops writing in and the cel is discarded. this specification -- such -- 131-13n of output buffers although there is no opening in cel storage capacitance -- 111-11m of input buffers from - the cel read is called surplus cel.

[0005]

[Problem(s) to be Solved by the Invention] In order to prevent cel abandonment in such conventional example equipment, capacity of the output buffer corresponding to an output port is enlarged, and also there is no cure.

[0006] However, even when the number of are recording cels concentrates on a specific output port temporarily to a long period, it will always be necessary to prepare the buffer capacity corresponding to the number of cels, and a hardware configuration will become large. Moreover, the use effectiveness of a buffer is also bad.

[0007] This invention is carried out to such a background, and it aims at offering an ATM cel switch

method with little cel loss, suppressing a hardware configuration on a small scale.

[0008]

[Means for Solving the Problem] This invention is the ATM cel switch equipped with the input port where the cel of an ATM communication line comes, the input buffer which accumulates the cel which it is prepared, respectively and is inputted for every input port of this temporarily, a means to transmit a cel for every destination, and the output buffer which accumulates the cel which is prepared for every output port, respectively and is outputted to an ATM communication line temporarily.

[0009] Here, the place by which it is characterized [of this invention] is located in the place equipped with the common buffer to which the surplus cel further sent out from said input buffer to the output buffer with which cel storage capacitance was filled is evacuated temporarily.

[0010] As for a means to transmit a cel for said every destination, it is desirable that it is the multiplex bus to which two or more input buffer and two or more output buffers were connected in common.

[0011] As for said common buffer, it is desirable that it is the memory means read irrespective of the order of arrival according to writing and control in order of arrival.

[0012] It is desirable to have a means to manage this surplus cel by the header information of said surplus cel accumulated in said common buffer temporarily.

[0013]

[Function] The surplus cel sent out from the input buffer to the output buffer with which cel storage capacitance was filled is accumulated in a common buffer temporarily. When an opening occurs in this output buffer, the cel addressed to this output buffer accumulated in the common buffer is preferentially read from a common buffer, and it transmits to an output buffer. That is, cel loss is reduced by evacuating a cel without a destination temporarily. Although writing is performed according to the order of arrival of a cel, when read, the memory of a common buffer is not depended in write-in sequence, but is read at random.

[0014] This does not need redundant buffer capacity, but a hardware configuration is suppressed on a small scale, and an ATM cel switch with little cel loss can be realized.

[0015]

[Example] The configuration of this invention example is explained with reference to drawing 1 .

Drawing 1 is the block block diagram of this invention example equipment.

[0016] input port I1 -Im at which, as for this invention, the cel of an ATM communication line arrives this input port I1 -Im every -- 111-11m of input buffers which accumulate the cel which was prepared, respectively and was inputted temporarily the multiplex bus 12 to which a cel is transmitted for every destination, and output port P1 -Pn every -- 131-13n of output buffers which accumulate the cel which is prepared, respectively and is outputted to an ATM communication line temporarily It is the ATM cel switch which it had.

[0017] 131-13n of output buffers with which cel storage capacitance was filled here the place by which it is characterized [of this invention] receiving -- further -- 111-11m of input buffers from -- it is in the place equipped with the common buffer 14 to which the surplus cel sent out is evacuated temporarily.

[0018] Next, the configuration of the common buffer 14 is explained with reference to drawing 2 .

Drawing 2 is the block block diagram of the common buffer 14. Although writing is performed according to the order of arrival of a cel, the memory 4 of the common buffer 14 is a configuration which is not caused in write-in sequence but is read at random, when read. Signal-line 17m+1 It minds and a read-out signal is transmitted from a control section 15. Moreover, signal-line 18m+1 It minds and a write-in signal is transmitted from a control section 15.

[0019] Next, actuation of this invention example equipment is explained with reference to drawing 3 .

Drawing 3 is a flow chart which shows actuation of a control section 15. The specific output buffer 131 and 132, --, 13n If cel storage capacitance is filled, a control section 15 is the output buffer 131 and 132, --, 13n. The surplus cel which receives and is sent out further is transmitted to the common buffer 14, and the list of headers is created (S1). The common buffer 14 writes this cel in memory 4 with the write-in signal transmitted through signal-line 18m+1.

[0020] the surplus cel which stored the control section 15 in the common buffer 14 -- being related --

which input port I1 -Im from -- or [having been written in in which sequence] -- managing -- specific input port I1 -Im and specific output port P1 -Pn sequence of the related cel is not changed -- as -- 131-13n of the common buffer 14 to output buffers A cel transfer is performed. This transfer control is signal-line 17m+1. It is performed by the read-out signal which minds and is transmitted from a control section 15.

[0021] A control section 15 is 131-13n of output buffers. An empty generating condition is supervised (S2). 131-13n of output buffers When an availability occurs, it is 131-13n of the output buffer. If it searches and (S3) accumulates from the list whether the surplus cel of addressing is accumulated in the common buffer 14, the surplus cel will be preferentially read not related in sequence write-in [the] (S4). The header information of the read surplus cel is deleted from the list of headers, and the list of headers is remade (S5).

[0022] The write-in read-out control circuit 2 of the common buffer 14 is 111-11m of input buffers. A read-out signal and 131-13n of output buffers It is a write-in signal from a control section 15 Signal-line 17m+1 And 18m+1 It minds and inputs. signal-line 18m+1 the write-in signal inputted -- 111-11m of input buffers from -- the read surplus cel is written in the common buffer 14. Signal-line 17m+1 131-13n of output buffers which the availability generated with the read-out signal inputted It receives and a surplus cel is read. Read-out is performed at random without relation in write-in sequence.

[0023]

[Effect of the Invention] As explained above, according to this invention, a hardware configuration is suppressed on a small scale, and an ATM cel switch with little cel loss can be realized. The use effectiveness of a buffer improves.

[Translation done.]